1. 时钟电路的构成

在主板上，各种设备都需要在统一的节拍下协同工作，如果主板上的时钟不同步会造成

各种各样的故障，轻则死机、不稳定，重则系统不能正常运行。

时钟电路以晶振（14.318MHZ）和时钟芯片(又叫分频处理器)为核心.主板通电之后,电

源通过电路转换之后向时钟芯片供电,时钟芯片工作之后会把 14.318MHZ 的基准时钟分割成

不同周期,然后再对每个不同周期的频率信号进行升频或者降频,产生不同频率的时钟信号,

通过时钟芯片的外围电路,直接发出,加入到后级的各个电路供时钟.

2. 时钟电路工作原理

Vddp 3.3V 和 Vddl2.5V 电压经过二极管和电感进入分频器后，分频器开始工作，和晶体一起产生振荡，在晶体的两脚均可以看到波形。晶体的两脚之间的阻值在 450---700 欧之间。在它的两脚各有 1V 左右的电压，由分频器提供。晶体两脚产生的频率总和是 14.318M。

没有总频，南、北桥、CPU、CACHE、I/O、内存上就没有频率。有了总频，也不一定有频率。总频一定正常，可以说明晶体和分频器基本上正常，主要是晶体的振荡电路已经完全正常，反之就不正常。当总频产生后，分频器开始分频，分频器分过来的频率送到南桥，

在南桥处理过后送到 PCI 接口 B8和 ISA的 B20 脚，这两脚叫系统测试脚，这个测试脚可以反映主板上所有的时钟是否正常。系统时钟的波形幅度一定要大于 1.5V，这两脚的阻值在450---700 欧之间，由南桥提供。

3. 分频器引脚定义，

(分频器引脚功能和电压值)

Xin 晶振输入 1.6V左右...

Xout 晶振输出 1.2V左右..

PCICLK1-4 PCI 时钟 1.6V 左右..

CPUCLK_FCPUCLK, CPU 时钟P4主板 0.5V，有些 主板 1.1V..

PCICLK5/PCI_STOP#当为"1"时为 PCICLK5 输出，当为"0"时停止 CPU 时钟3.3V..

PCICLK6/CPU_STOP#当为"1"时为 PCICLK6 输出，当为"0"时停止 PCI 时钟3.3V...

SDATA* 串行数据（由南桥控制） 3.3V..

SDCLK* 串行时钟（由南桥控制） 3.3V..

SEL100/66# 时钟调节引脚（可以通过跳线调整时钟频率输出） "1"或"0"..

IOAPIC 基准频率 14.318MHZ 1.6 左右..

REF2X / SEL48* 24MHZ 和 48MHZ 输出（提供南桥和 I/0时钟） 1.6左右..

VddCore PLL 供电 3.3V..

VddP PCICLK_F 和 PCICLK 1:6 供电 3.3V..

VddA IOAPIC 供电 2.5V..

VddC PCICLK_F 和 PCICLK 1:6 供电 2.5V..

Vdd4/ VddR 48mhz USB 时钟供电/14.318mhz ISA 时钟供电 3.3V..

VssC,VssR, Vss4,VssP为电源地线 0V..

4. 时钟电路的检修

在主板上 RESET 和 CLK是南桥处理的，在总频正常下，如果 RESET 和 CLK都没有，在南桥电源正常情况下，为南桥坏。主板不工作，RESET 不正常，先查总频。在主板上，时钟线比 AD线要粗一些，并带有弯曲。

如果开机数码卡上的 OSC灯不亮，先查晶体两脚的电压和波形；有电压有波形，在总频线路正常的情况下，为分频器坏；无电压无波形，在分频器电源正常情况下，为分频器坏；有电压无波形，为晶体坏。如果总频正常，单独某个信号没有时，大多是 输出排阻损坏或断线。